## SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

Patent Number:

JP55113378

Publication date:

1980-09-01

Inventor(s):

SHIMIZU SHUICHI; others: 03

Applicant(s):

HITACHI LTD

Requested Patent:

☐ <u>JP55113378</u>

Application Number: JP19790019811 19790223

Priority Number(s):

IPC Classification: H01L29/80; H01L29/06

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To heighten gm, to decrease noise and to improve high frequency characteristics by extending a part or the whole of meshgate crossing section toward the side of substrate and by connecting it to substrate gate.

CONSTITUTION:An n<->-type semiconductor layer 4 which becomes channel region, and a p-type channel isolation layer 2, a mesh type gate 3 consisting of p-type diffusion layer and source drain lead out sections 5 consisting of n<+>-type diffusion layer are formed on a p-type Si substrate 1 which becomes substrate gate, and electrodes of source S and drain D are provided on the leat out sections 5. And the crossing sections 6 of gates 3 are connected to substrate gate 1 by gate short-circuit sections 7 consisting of p-type semiconductor regions. In this case, crossing sections 6 perform almost no FET function, so there will be no decrease of gm. Besides, the voltage is applied from substrate 1 through short-circuit section 7, so gate resistance is small. Noise can be decreased greatly and high frequency characteristics can be improved greatly.

Data supplied from the esp@cenet database - I2

출력 일자: 2004/10/28

발송번호: 9-5-2004-044881027 수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

발송일자 : 2004.10.27 층(리&목특허법률사무소)

제출기일: 2004.12.27 이영필 귀하

137-874

2004.10.70

# 특허청 의견제출통지서

명칭 삼성전자주식회사 (출원인코드: 119981042713) 출원인

주소 경기도 수원시 영통구 매탄동 416

대리인 성명 이영필

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호 10-2003-0024780

발명의 명칭 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장 승인통지는 하지 않습니다.)

[이 유]

이 출원의 특허청구범위 제1항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조 제2항의 규정에 의하여 특허를 받을 수 없습니다.

OF .

- 아 대 - 본원의 청구범위 제1항은 트랜지스터에 관한 것으로, 본원발명의 기술구성은 메쉬 형태의 게이트 전극과 액티브 영역내에 게이트 전극을 포함하는 부분과 오버랩되도록 소자 분리막이 배치된 것이 특징이나, 이는 인용참증(일본특개소 55-113378: 1980.9.1)의 메쉬 타입의 게이트가 형성된 장치에 게이트 교차부는 게이트 short-circuit section에 의해 기판 게이트와 연결되어 FET의 기능을 수행하지 않는 특징으로 가지는 반도체장치의 제조방법으로부터 당업자라면 누구나 예측가능한 기술일 뿐 그 기술구성에 대한 각별한 곤란성이 있다거나 이로 인한 작용효과가 인용참증으로부터 예측되는 효과 이상의 새로운 상승효과가 있다고 보기 어려우므로 이는 당해 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 발명될 수 있는 것입니다.

청부1 : 인용참증(일본특개소 55~113378) 1부. 끝.

2004.10.27

특허청

전기전자심사국

반도체심사담당관실

심사관 정회횐

⑩ 日本国特許庁 (JP)

@特許出願公開

⑩公開特許公報(A)

昭55-113378

SbInt. Cl.3. H 01 L 29/80 29/06

識別記号

庁内黎四番号 7925-5F 7514-5F

砂公開 昭和55年(1980)9月1日

発明の数 2 寄查請求 未請求

(全 5 頁)

创半導体装置とその製法

0特 頭 昭54-19811

砂出 昭54(1979)2月23日

@発 明 清水修一

高崎市西债手町111番地株式会

社日立製作所高崎工場内

⑦発 明 者 小野良一

> 高崎市西横手町111番地株式会 社日立製作所高崎工場內

②発 明 者 猪又藤彦

高崎市西橫手町111番地株式会 社日立製作所高崎工場內

**O**R 明 者 北原畝昭

> 高崎市西横手町111番地株式会 社日立製作所內

创出 頭 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

切代 理 人 弁理士 薄田利幸

発明の名称 半導体装置とその設法 特許請求の範疇

- 1. 第1導電型の半導体系度、改差版上に形成さ れた第2沫電影の半導体層、該半導体層内に形 試され該層の主装面から上記部項に進する第1 導電影の第1半導体領域、上記半導体層内指形 辺され上記第1半洋体領域を取り倒んで数半導 外傷の主義国から上記密観に減する第14年型 の第2半球体領域、及び上記半導水層内に上記 遊板に進したい旅台で形成され上記第1半導体 領域と第2半導体領域の少なくとも一方に接続 された第1排電型の第3半導体領域からなると とを特徴とする学導体促業。
- 2、上記集3半媒体領域は上記半導保層の主義面 にわいて、メクシニ状に形成され、上記第1半 導体領域はほメッツス状菌3半導体観線の少な くとも一つの交差部化配置されてなることを特 数とする密許請求の範囲第1項監察の平導体装

- 3. 上記第3半洋体領域社上記半導外層の主級国 にかいてメクシュ状に形成され、かつ上配禁1 半線体領域及び出2単導体領域の解方に接続さ れてなることを特象とする特許請求の範囲新り 質配収の半導体装置。
- 4、上記第1単導体領域は上記メンジニ状態3単 導体領域の少なくとも一つの交差部に配置され てなるととを特徴とする特許請求の範囲第3項 記載の半導体装置。
- 5. 第1 講堂和学導体業板上に第2 課堂型の学導 体層を形成し、数半導体層内に髂層の主義歯が ら上紀半導体拡板化造する第1導電型の第1準 導体磁域及び鉄道1半導体低域から膨陥されか つそれを取り囲んで畝簾の主次面から上記半導 体務板に達する第1導電型の第2半導体領域を 同時に形成し、上記半導体器内に上記半導体表 板に達したい保さを有し上記第1半導体領域と 上配第2単導体領域との少なくとも一方に提抜 された第1等電影の第3半導体質級を形成する ことを特徴とする半導体装置の製法。

(1)

6,第1導電型半導体器被表面だ同じ導電源不納 物を部分的に導入する工程と、上記書板上に第 2導電型半導体層を成長させる工程、上記部分 的に導入した不純物を上記半導体層中に拡散させる工程と、上記半導体層数面に第1導電型不 純物を導入してメッシュ状半導体観響を形成するとともにその交差部で前記書板製面よりの部 分的不純物拡散部と接続させる工程からなる半 導体装置の製法。

### 発用の詳細な説明

との発明は半導体設置、特にメンシュゲートを 有する設合数電界効果トランジスタ(FBT)及 びその製法に関する。

築合型FETKかいて高いま四を得る手段として、第1回に示すように、ゲートのの形状を終子状のメッシュ形(類目形)に形成し、メッシュの間にソース8及びドレインDを交互に取けたものが投来された。このようを格子状のメッシュゲートを採用することでゲート報いは従来のくし形構造のものの2倍となる。FETのま四は「単化比

ゲート接合型PETを提供することにある。

本面発明の第1の受旨は、第1導電影の半導体 器板、歳差板上に形成された第2導電影の半導体 層、数半導体層内に形成され致層の主要面から上 記出板に達する第1導電影の第1半導体領域を取 り囲んで載半導体層の主要面から上記差板に進す る第1導電型の第2半導体領域、及び上記半導体 個内に上記が返に差しない思すで形成され上記第 1半導体領域と概2半導体領域、及び上記半導体 個内に上記が返に差しない思すで形成され上記第 1半導体領域と概2半導体領域の少なくとも一方 に接続された第1導電影の第3半導体領域からな るととを特数とする半導体設置にある。

また、本製品別の第2の受旨は第1課電型半導体務度上に第2導電配の半導体層を形成し、該半導体層内に該層の主義面から上配半導体差板に建する第1導電配の第1半導体質域及び該第1半導体領域から展開されかつそれを取り囲んで該層の主義面から上配半導体蓋板に渡する第1導電弧の第2半導体領域を同時に形成し、上配半導体層内に上配半導体蓋板に達しない保さを消し上配第1

辞明 昭55-113378(2)

例して大きくなるため同じは細化レベルで同一チンプ回復で8mが√2倍になり、報音電圧も改善されることになる。このようなメンシュゲート形 FETでは表面のゲート部が振めて続く(併えばゲート共レー2×m)その上に電極形成が困寒であるため書被1得がゲート電極になり周囲のチャンネルアイソレーション層2を通じてメンジゲート3に通電するようになつている。

しかしま四交より高くする目的でペレットサイ ズを大きくし、ゲート艦(W)ノゲート長(L) を大きくとると同胞に示すようにペレット中央部 に行くほどゲート抵抗(RG+8G+……)が大 きくなつてくる。ゲート抵抗が大きくなればそれ だけ鞭音が増加するとともに高出技特性の劣化を 招く。

本発明は上記した防腐点を解決するためになるれたものであり、したがつてその第1の目的はより高いま皿を有する光導体装置を提供することである。第2の目的は検音特性が改善されずでれた 高周被特性を有する半導体装置、例えばメッシュ

(4)

半導体領域と上配第2半導体領域との少なくとも 一方に接続された第1導電型の第3半導体領域を 形成することを特徴とする半導体機関の製法にあ る。

例えば、上記目的を選成するためとの発明に保 るメフシユゲートPBTにおいては、メクシュゲ ートの交差部の一部又は全部を満板賃に処長し満 板ゲートと最続される。

以下、本ிのに係る半導体装置及びその製法についてメンシュゲート接合型電界効果トランジスタを倒に設置にもとづいて説明する。

第2回れ本発別によるメンシュダートをETが示される。1 は基後ゲートとなるP型ショコン為級、4 はナナンネル領域となるロー 近半導体層、2 はP型デャンネルアイソレーション層、3 はロー 数半導体圏 設備よりなるメンシュ状ゲート、5 はメンシュゲートの例に形成されたの・型拡散層よりなるソース・ドレイン取出し部でこれらの上にソース8、ドレイン取出し部でこれらの上にソース8、ドレインD電極がそれぞれ設けられる。6 は角配

とのようなメンシュゲートPETにおいてはゲート担結配となるメンシュゲートの交差的性性とんどPET動作のしない部分であるためまmの低下を招くととはない。ゲート電圧は高級からゲート理結が「ロー型サインスル腺の厚さ」を通して印加されるためゲート無抗がわずか(例えばRG) ロカされるためゲート無抗がわずか(例えばRG) マケートPETにかけるが仮からチャンネルアイソレーション部及びソンシュゲートを頑して中心配に印加する場合のゲート抵抗よりGは最大15口にもなるのに比べると150分の1と小さくすることができる。このゲート抵抗RGの低級により、減費(Ak+RGII)を大幅に低下させるとと

のときメンシュゲート版3の一部と基框よりの ポロン拡散版10とが上下から接軽してゲート 短結部7が形成される。なお、この工程で上記 ゲート短続部7とアイソレーション領域2とは 同時化形板されることが理解される。

(7)

(4) 数値の嵌化換をフォトレジ知風したマスクを 通してリン (又はヒま)を高収的に拡散し、メ ッシュの間の申額域表面にソース・ドレイン取 出し部となるの、拡散質5を形成する。

このあと痛く図は、例に示すように表面の液化 腫に前能の・拡散層に対しコンタクト穴をあけ、 アルミニウム蒸溜、配服パターンエンテにより、 ソース電便等及びドレイン電価Dを形成する。又 必要裏面にアルミニウム文は他の会異を蒸減して ゲート電低Gを形成し下と下を完成する。

このような本発明の製造伝によればメンシュゲートの交送部を基板ゲートに収益したメンシュゲトドドアが得られる。

第5 歯(肉・(四は本発明の他の実施的を示す。)河 図において各種収配の指示記号は第2 図~第4 図 ができるとともに、高男技特性

(I=2xRO-Clas ただしClas はリード容量及 びソース・ドレイン袋合容量)を大きく向上させ ることができる。

第3回(3)一個は本発明によるエテヤンネルメク シェゲートFETの製造方法を示す工程在の断面 図である。

- (4) p型シリコン結構帯被1の表面に硬化原 (S10: )8をマスクとしてボロンを選択的に導 入し、チャンネルアイソレーション部とダート 短輪部となるべき包分に高速度ボロンデボジン ヨン(p\*)用9,10を形成する。
- (b) 著収1上にデナンネル層となる n 型不純物 ドープエビタキシャル層 4 を形成し、前記ボロ シデボジション層 9 . 1 0 よりボロンを n 型 層 4 へ拡散させる。
- (c) ロー 超波表面に生成した彼化膜11をフォトレジ処理したマスクを通してボロンを選択的に拡散しな、限メンシニゲート層3及びな。 選チャンネルアイソレーション第2を形成する。 と (8)

と共通の記号とする。

との母にかいてメッシュゲートは、互いれるり。 で交わるゲート拡散層によつて形成され近三角形 に備まれた部分にソース 8、ドレイン D が交互に 形成されるものである。とのような三角係子状メ ッシュゲートを採用することでゲート※収は従来 のくし形構造のものの約15倍となる。このよう なメッシュゲートドBTにかいて、メッシュゲートの各交法部(又は一部)5を高板便に延長し逃 似ゲート1と収終させることにより、現形のメッシュゲート構造を有する前記失法例(棋2回)と 程程何等の効果が得られる。

本発明は約記失権列に限定されたい。

新記録3四にもとづく実施別においては、P服 密板にP・型領域9・10を埋め込んでおきその 上のロー半導体機の疫面からP級不純物を拡致し てこれらの領域と接続させて、チャンネルアイソ レーション部2とゲートショート部7とを何時に 形成する方法を説明したが、P親継板にP・盟衛 域9・10を形成せずに、第6回回に示すよりに

(10)

21

表版1上に形成されたロ型半導体層4の表面から 表版だまで減するようにり超不純物を拡散してア インレーション間2とゲートショート部7とを同 時に形成し、そのかとで第8以(D)に示すようにり 超不純価を表く試験してメンシュ状のり型ゲート 領域3を形成してもよい。

また、導電型を全て逆にし、 a型温板を使用し PサインネルFETに本発明を適用してもよい。 また、ゲート担格部は不純物イオン打込みによ つて形成してもよい。

### 図面の簡単な説明

第1級はメンシンゲートFETを模型的に示す 労所語平語型、第2段は水況明によるメンシング ートFETの一実施質の統断留平面図、第3図(4) ~(4)は本発明によるメンシングートFET製造法 を工程順に示すPET断面図、第4図(4)は本発明 によるメンシングートFETの完成時平面図、阿 図(6)は(4)のAーA 模断面図、第5図(4)は本発明に よるメンシンダートFETの他の実施的の平面図、 同図(6)は(4)のAーA 模断面図、第6図(4)及び(6)は 2

第1回


特問 昭55-113378(4) 製造工程を設明するための半導体製置要部の新視 新面留である。

1…海板タート(P原洋導体基板)、2…チャンネルアイソレーション層(P製塩酸層)、3…メンシニタート(P型盆酸層)、4…チャンネル領域(n・空エビタキシャル半導体層)、5…ソース・ドレイン取出部(n・型鉱設層)、6…メツレニダート交差部、7…ゲート収結部(p・拡散層)、8…酸化度、9、10…ボロンデボジション瘤、11…個化模。

(12)

代理人 井理士 韓田利学





-350-

